10月8日、GlobalFoundriesは、ニューヨーク州マルタの拠点で、TSMCに$2 billion分のシリコンインターポーザ生産能力を5年間にわたり提供することで合意した。最先端ロジックチップを製造するTSMCが、AIアクセラレータ内部でそれらを接続する部品について別のファウンドリーに頼った形だ。
要点
- GlobalFoundriesは10月8日、ニューヨーク州マルタからTSMCに対し、5年間で$2 billion分のシリコンインターポーザ生産能力を提供することで合意した。
- TSMCによれば、CoWoSのパッケージング能力は年平均成長率80%で拡大している一方、その大半をNvidiaが予約している。
- NvidiaのH200は、H100のHBM3がピン当たり5.3Gbpsであるのに対し、ピン当たり6.5GbpsのHBM3Eを採用している。
- GlobalFoundriesは以前、新たなマルタ工場とFab 8の拡張向けに、CHIPS Actによる$1.5 billionの補助金と$1.6 billionの融資を受けた。
- 情報筋によれば、TSMCは顧客に対し、2027年第2四半期まで先のN2割り当てを確保するよう促しており、その後2年間については大口の割り当てがほぼ売り切れている。
アクセラレータを統合に間に合わせるには、メモリー、基板、パッケージング能力も必要になる。マルタの契約は、そのスケジュールの一部を確保するものだ。すべての設計企業がこの方法で契約すること、あるいは別のファウンドリーが特定チップ向けの認定済み代替品を組み立てられることを示すものではない。
アクセラレータの性能はダイの外部により多くを依存する
Intelは2018年、ロジックチップを上下に積層するFoveros 3Dスタッキングを実証した。NvidiaのH200は2023年、近接メモリーの寄与を可視化した。H100のHBM3がピン当たり5.3Gbpsだったのに対し、ピン当たり6.5GbpsのHBM3Eを使った。部品間の接続と利用できるメモリーが、完成したアクセラレータに何ができるかを左右する。
SK hynixは2025年にHBM4の開発を完了した。SamsungはNvidiaの受注を狙いつつ、2026年にHBM4の商用出荷を開始したと述べた。チップメーカーは接続にも取り組んでいる。Intelは2024年に光コンピュートインターコネクトチップレットを実証し、TSMCは2026年に「EMIB-like」のパッケージング手法を開発していたと報じられた。どちらのプロジェクトも、相互に置き換え可能な生産能力を確立するものではない。いずれも、別個の部品を一つの製品として機能させる課題に取り組むものだ。
Nvidiaは製造後の工程を予約した
TSMCによれば、CoWoSのパッケージング能力は年平均成長率80%で拡大している一方、Nvidiaがその大半を予約している。両方とも成り立つ。アクセラレータの世代を計画する顧客に必要なのは、ラインが拡大するという確信だけでなく、パッケージングラインへのアクセスだからだ。Nvidiaの予約は大口顧客にとってのCoWoSへの圧力を示すが、パッケージングがウエハー製造に取って代わり、業界唯一の制約になったことを示すものではない。
ほかの供給元も独自のスケジュール圧力に直面している。業界幹部は、AI需要により主要メモリーメーカーの能力は満杯か満杯に近く、2026年の生産枠はほぼ売り切れたと述べた。Nvidia向けパッケージ基板の主要供給元であるIbidenは、能力拡張が必要になる可能性があるとした。アクセラレータメーカーは、これらの部品を同時に必要とする。そのため、ほかが利用可能でも一部品が欠ければ完成システムは遅れる可能性がある。
長期のチップ生産能力契約は新しいものではない。Qualcommは2022年にGlobalFoundriesと数十億ドル規模の生産契約を結び、GMは2023年に主要サプライヤー向けの米国専用能力を手配した。GlobalFoundries–TSMCの契約は、この調達の論理をシリコンインターポーザに適用するものだ。業界全体の契約標準ではなく、一つの大規模なパッケージング層のコミットメントを記録している。
ウエハーの順番待ちもスケジュールを制約する
AMDのCEOであるLisa Suは、同社が2027年に供給を大幅に増やしたいと考えており、より多くの先端ウエハー生産能力を必要としていると述べた。その目標を追う中で、TSMCとFoxconnに会談した。TSMCのN3ロジック能力も、AI業界の主要な制約として指摘されている。パッケージングはボトルネックのリストに加わったのであって、そこからウエハーを外したわけではない。
情報筋によれば、TSMCは顧客に対し、2027年第2四半期まで先のN2生産割り当てを確保するよう促しており、その後2年間については大口の割り当てがほぼ売り切れている。AI需要の中で、AppleはTSMCの生産能力を巡る競争激化に直面したと報じられた。一方、QualcommはTSMCの2nmプロセスで製造したフラッグシップSnapdragon製品を投入した。利用可能なウエハー枠とパッケージング枠が、どの顧客の計画に製造への道筋があるかを左右する。
代替パッケージング経路にはなお顧客が必要だ
Intelのアドバンストパッケージング事業は成長しており、同社はGoogleとAmazonにパッケージングサービスを協議したと報じられた。TSMCは、AIチップ需要に対応するパネルレベルパッケージングの仕様を最終決定する段階に近づいていたと報じられた。Intelの協議は顧客契約ではなく、TSMCの報道された手法は導入済み能力ではない。どちらもメーカーがどこに開発努力を注いでいるかを示している。
専門の組立企業にも役割がある。世界最大のチップパッケージング・テスト企業とされるASE Technologyは、過去最大の海外展開の一環として2025年にペナン工場を開設した。こうした工場は設計企業に選択肢を与えるが、顧客は購入予定のパッケージについて、メモリー、基板、インターコネクトをなお認定しなければならない。
国内製インターポーザは国内システムの一部にすぎない
GlobalFoundriesとのマルタ契約は、インターポーザ生産をニューヨークに置く。同社はすでに、新たなマルタ工場とFab 8の拡張向けに、CHIPS Actによる$1.5 billionの補助金と$1.6 billionの融資を受けていた。これらの資金はより広範な米国での生産拡大を支援するものだが、記録上、このインターポーザ契約向けに指定されていたとは書かれていない。TSMCの米国計画には、追加の工場フェーズとR&Dセンターに加え、Phoenixの二つのアドバンストパッケージング施設が別途含まれる。
よくある質問
$2 billionの契約は実際にどれだけのインターポーザ生産能力を買うのか？
公表された契約額と5年間という期間には、ウエハー枚数、インターポーザ数、能力シェア、納入スケジュールは示されていない。したがって、入手可能な情報から$2 billionを具体的な年間生産量に換算することはできない。
この契約は、GlobalFoundries製インターポーザを使うTSMC製品や最終顧客を特定しているか？
していない。公表された契約はTSMCとGlobalFoundriesを名指しし、マルタにおけるシリコンインターポーザ生産能力を規定しているが、TSMCの製品ライン、アクセラレータ設計、下流顧客への割り当ては特定していない。
NvidiaはTSMCのCoWoS能力のどの割合を予約しているか？
この記事は、NvidiaがTSMCのCoWoS能力の「大半」を予約しているとしているが、割合、数量、契約期間は示していない。そのため、Nvidiaの予約規模の方向性は明らかだが、正確な測定はできない。
Intel、ASE、またはTSMCのパネルレベルパッケージングは、いつ特定のAIアクセラレータに対する認定済み代替品になり得るか？
スケジュールは公表されていない。IntelがGoogleとAmazonと行ったとされる協議は契約ではなく、TSMCのパネルレベルの取り組みはまだ仕様段階にあり、この記事には代替経路の認定時期や生産量も示されていない。
Nvidiaアクセラレータで示されたHBM帯域幅
| アクセラレータ | メモリー | ピン当たりの定格帯域幅 |
|---|---|---|
| H100 | HBM3 | 5.3Gbps |
| H200 | HBM3E | 6.5Gbps |
どちらの拠点も、それだけで完全なAIアクセラレータを国内生産化するものではない。設計企業には依然として、ロジック、メモリー、基板、最終統合に対応可能な能力が必要だ。$2 billionのマルタ契約はインターポーザ供給のコミットメントを確保するが、それだけで顧客の設計に第2の経路を認定できるわけではない。予備のウエハー枠を持つ買い手にも、出荷できるパッケージがなお必要になる。