El 8 de octubre, GlobalFoundries acordó proporcionar a TSMC $2 mil millones en capacidad de producción de interposers de silicio durante cinco años en su instalación de Malta, Nueva York. TSMC fabrica chips lógicos de vanguardia; recurrió a otra fundición para obtener un componente que los conecta dentro de un acelerador de IA.
Puntos clave
- El 8 de octubre, GlobalFoundries acordó proporcionar a TSMC $2 mil millones en capacidad de producción de interposers de silicio durante cinco años desde Malta, Nueva York.
- TSMC afirma que su capacidad de empaquetado CoWoS crece a una tasa anual compuesta de 80%, mientras Nvidia ha reservado la mayor parte de esa capacidad.
- El H200 de Nvidia utiliza HBM3E con una especificación de 6.5Gbps por pin, frente a los 5.3Gbps por pin de la HBM3 del H100.
- GlobalFoundries recibió previamente $1.5 mil millones en subvenciones de la CHIPS Act y $1.6 mil millones en préstamos para una nueva fab en Malta y una ampliación de Fab 8.
- Fuentes dijeron que TSMC instó a los clientes a buscar asignaciones de N2 hasta el segundo trimestre de 2027, con grandes cupos casi agotados para los dos años siguientes.
Un acelerador también necesita que la memoria, los sustratos y la capacidad de empaquetado lleguen a tiempo para la integración. El acuerdo de Malta asegura una parte de ese calendario. No establece que todos los diseñadores contraten de esta manera ni que otra fundición pueda ensamblar una alternativa calificada para cualquier chip dado.
Una mayor parte del desempeño de un acelerador está fuera del die
Intel demostró el apilamiento 3D Foveros en 2018, colocando chips lógicos uno encima de otro. El H200 de Nvidia hizo visible la contribución de la memoria cercana en 2023: utilizó HBM3E con una especificación de 6.5Gbps por pin, frente a la HBM3 del H100 con 5.3Gbps por pin. Las conexiones entre los componentes y la memoria que pueden utilizar ayudan a determinar lo que puede hacer el acelerador terminado.
SK hynix completó el desarrollo de HBM4 en 2025; Samsung dijo que comenzó los envíos comerciales de HBM4 en 2026 mientras buscaba negocios de Nvidia. Los fabricantes de chips también trabajan en las conexiones. Intel demostró un chiplet de interconexión óptica para cómputo en 2024, mientras que, según reportes, TSMC desarrollaba un método de empaquetado “similar a EMIB” en 2026. Ningún proyecto establece capacidad de producción intercambiable. Cada uno aborda la tarea de hacer que componentes separados funcionen como un solo producto.
Nvidia reservó el paso posterior a la fabricación
TSMC afirma que su capacidad de empaquetado CoWoS crece a una tasa anual compuesta de 80%, mientras Nvidia ha reservado la mayor parte. Ambas cosas pueden ser ciertas: un cliente que planea generaciones de aceleradores necesita acceso a la línea de empaquetado, no solo la confianza de que la línea crecerá. La reserva de Nvidia establece la presión sobre CoWoS para un gran comprador; no demuestra que el empaquetado haya desplazado a la fabricación de wafers como la única restricción de la industria.
Otros proveedores enfrentan su propia presión de programación. Ejecutivos de la industria dijeron que los principales fabricantes de memoria estaban en o cerca de su capacidad total y que los espacios de producción de 2026 estaban casi agotados por la demanda de IA. Ibiden, un importante proveedor de sustratos de empaquetado para Nvidia, dijo que podría necesitar ampliar su capacidad. Un fabricante de aceleradores necesita las piezas resultantes al mismo tiempo, por lo que un componente faltante puede retrasar un sistema terminado incluso cuando los demás están disponibles.
Los acuerdos de capacidad de chips a largo plazo no son nuevos. Qualcomm firmó un acuerdo de producción de varios miles de millones de dólares con GlobalFoundries en 2022, y GM aseguró capacidad exclusiva en Estados Unidos para proveedores clave en 2023. El contrato entre GlobalFoundries y TSMC aplica esa lógica de compra a los interposers de silicio. Documenta un gran compromiso en la capa de empaquetado, no un estándar contractual para toda la industria.
Las filas de espera de wafers aún limitan el calendario
La CEO de AMD, Lisa Su, dijo que la compañía quiere aumentar sustancialmente el suministro en 2027 y necesita más capacidad de wafers avanzados; se reunió con TSMC y Foxconn mientras perseguía ese objetivo. La capacidad de lógica N3 de TSMC también ha sido identificada como una importante restricción para la industria de IA. El empaquetado se ha sumado a la lista de cuellos de botella, no ha eliminado de ella a los wafers.
Fuentes dijeron que TSMC instó a los clientes a buscar asignaciones de producción de N2 hasta el segundo trimestre de 2027, con grandes cupos casi agotados para los dos años siguientes. Según reportes, Apple enfrentó más competencia por la capacidad de TSMC en medio de la demanda de IA, mientras Qualcomm lanzó productos Snapdragon insignia fabricados con el proceso de 2nm de TSMC. Los espacios disponibles de wafers y empaquetado ayudan a determinar qué planes de los clientes tienen una ruta de fabricación.
Las rutas alternativas de empaquetado aún necesitan clientes
El negocio de empaquetado avanzado de Intel ha crecido y, según reportes, la compañía ha discutido servicios de empaquetado con Google y Amazon. Según reportes, TSMC estaba cerca de finalizar las especificaciones para el empaquetado a nivel de panel con el fin de satisfacer la demanda de chips de IA. Las conversaciones de Intel no son contratos con clientes, y el método reportado de TSMC no es capacidad instalada. Ambos muestran dónde están concentrando el esfuerzo de desarrollo los fabricantes.
Los ensambladores especializados también tienen un papel. ASE Technology, descrita como la mayor firma de empaquetado y pruebas de chips del mundo, abrió una planta en Penang en 2025 como parte de su mayor expansión en el extranjero. Estas fábricas dan a los diseñadores rutas posibles, pero un cliente aún tiene que calificar la memoria, el sustrato y la interconexión con el paquete que pretende comprar.
Un interposer nacional es una parte de un sistema nacional
El acuerdo de GlobalFoundries en Malta ubica la producción de interposers en Nueva York. La compañía ya había recibido $1.5 mil millones en subvenciones de la CHIPS Act y $1.6 mil millones en préstamos para una nueva fab en Malta y una ampliación de Fab 8. Esas adjudicaciones respaldan una expansión más amplia en Estados Unidos; el registro no dice que estuvieran destinadas a este contrato de interposers. Por separado, los planes de TSMC en Estados Unidos incluyen dos instalaciones de empaquetado avanzado en Phoenix, junto con fases adicionales de fab y un centro de I&D.
Preguntas frecuentes
¿Cuánta capacidad de interposers compra en realidad el acuerdo de $2 mil millones?
El valor divulgado del acuerdo y su plazo de cinco años no indican un número de wafers, número de interposers, participación de capacidad ni calendario de entregas. Por lo tanto, la cifra de $2 mil millones no puede convertirse en una cifra específica de producción anual con la información disponible.
¿El acuerdo identifica qué productos de TSMC o clientes finales usarán interposers fabricados por GlobalFoundries?
No. El acuerdo divulgado nombra a TSMC y GlobalFoundries y especifica capacidad de interposers de silicio en Malta, pero no identifica una línea de productos de TSMC, diseño de acelerador ni asignación a clientes posteriores.
¿Qué parte de la capacidad CoWoS de TSMC ha reservado Nvidia?
El texto dice que Nvidia ha reservado “la mayor parte” de la capacidad CoWoS de TSMC, pero no proporciona porcentaje, volumen ni duración del contrato. Eso hace que la escala de la reserva de Nvidia sea clara en términos generales, pero no medible con precisión.
¿Cuándo podrían Intel, ASE o el empaquetado a nivel de panel de TSMC convertirse en un sustituto calificado para un acelerador de IA determinado?
No se ha divulgado un calendario. Las conversaciones reportadas de Intel con Google y Amazon no son contratos, el trabajo de TSMC a nivel de panel aún estaba en la etapa de especificaciones, y el texto no proporciona fechas de calificación ni volúmenes de producción para rutas alternativas.
Ancho de banda HBM citado para aceleradores de Nvidia
| Acelerador | Memoria | Ancho de banda especificado por pin |
|---|---|---|
| H100 | HBM3 | 5.3Gbps |
| H200 | HBM3E | 6.5Gbps |
Ninguna ubicación por sí sola hace que un acelerador de IA completo sea nacional. Un diseñador aún necesita capacidad compatible para lógica, memoria, sustratos e integración final. El acuerdo de $2 mil millones en Malta asegura un compromiso de suministro de interposers, pero por sí solo no puede calificar una segunda ruta para el diseño de un cliente. Un comprador con un espacio disponible de wafers aún necesita un paquete que pueda enviar.